目標層
系統要達成的成功條件、任務或績效目標。
DYNAMIC MASTER LOGIC
讓 AI 的推理
有邏輯可循
DML 是一套可執行、可稽核的動態主邏輯架構。它以因果關係、時間演進與模糊狀態組織專家知識，再讓大型語言模型在明確限制下解讀文字、紀錄與多模態資料。
WHY DML
不是取代專家
而是把專業知識
變成可運作的系統
傳統規則系統透明卻容易僵化；純資料模型與 LLM 具彈性，卻可能欠缺因果基礎、一致性與逐步追溯。DML 將兩者結合：由可檢視的邏輯骨架掌握決策路徑，再以資料與語言模型補足複雜訊號及非結構化資訊。
DML 是推理的主控層；LLM 是受控的語意解讀與知識補全模組。
五層知識結構
把複雜系統拆成彼此連結的層級，讓低階證據可以向上支持判斷，也讓高階假設能向下追查原因。
事件層
可觀察的症狀、異常與偏離目標的痛點。
功能層
控制、調節、轉換等系統應完成的能力。
結構層
實現功能的設備、模組、變數與參數。
行為層
操作序列、動態反應與條件式事件鏈。
從訊號到可解釋結論
DML 以模糊狀態與時間運算處理漸進偏移及非同步訊號，並在需要時才呼叫 LLM。
蒐集證據
整合感測器、SPC／FDC、維修紀錄、圖像、文件與操作註記。
狀態化
將輸入轉換為模糊集合與信念值，不以單一硬門檻做出過早判定。
因果路由
依專家定義的因果與時間關係傳播證據，區分暫時異常與持續趨勢。
受控生成
只在指定節點呼叫 LLM 解讀非結構化資料，輸出再經格式化與邏輯驗證。
半導體製造案例驗證
研究以 117 個生產批次、約 3,200 個 SPC/FDC 監測通道，比較傳統流程、純 LLM＋RAG 與 DML–LLM 混合架構。
傳統 SPC/FDC 為 7.4 小時；純 LLM 為 3.1 小時。
相較傳統流程 0.59、純 LLM 0.75。
記錄可追溯的決策步驟；傳統流程為 18%。
每事件由傳統流程 72 分鐘降低至 18 分鐘。
上述數字來自論文中的特定半導體製造案例，反映研究資料集上的比較結果，不代表所有導入情境都會產生相同成效。
可信任 AI
也必須說清楚限制
DML–LLM 的價值來自工程治理；它仍需要專家驗證、資料品質與持續維護。
目前挑戰
- DML 因果與時間模型的建立仍需領域專家參與。
- 多模態檢索、長上下文與即時運算會帶來延遲及成本。
- 模糊函數、先驗值與專家假設需要敏感度分析及校正。
- 製程漂移、舊系統介接與模型版本治理必須長期管理。
發展方向
- 由歷史紀錄半自動提出因果與時間關係，再由專家確認。
- 強化多模態索引、即時資料介面與 LLM 一致性檢查。
- 導入可在地運行的專用小型語言模型與數位分身。
- 建立安全案例、壓力測試、稽核與產業認證框架。
DML–LLM Hybrid Architecture
本頁內容整理自 2026 年刊登於 Sensors 的研究論文，主題為感測器密集型工業系統的故障偵測與診斷。作者提出以 DML 作為因果–時間推理骨架，並將 LLM 限制為輔助解讀角色。